HW SYN LAB 3
[allow][!expired][\expired]
[license]ข้อตกลงและเงื่อนไข
[tab]คุณยอมรับว่าแมนต้าเป็นผู้ถือลิขสิทธิ์ส่วนใดส่วนหนึ่งหรือทั้งหมดในเอกสารนี้
[tab]คุณยอมรับว่าแมนต้ามีสิทธิ์อนุญาตหรือไม่อนุญาตให้คุณเข้าถึงข้อมูลที่แมนต้าเป็นผู้ถือ
ลิขสิทธิ์นี้ได้ โดยไม่ต้องแจ้งให้คุณทราบล่วงหน้า
[tab]คุณยอมรับว่าคุณทราบถึงวัตถุประสงค์ของการเผยแพร่ข้อมูลต่อไปนี้ครบถ้วน
[tab]คุณยอมรับว่าคุณจะไม่คัดลอกส่วนใดส่วนหนึ่งหรือทั้งหมดโดยเจตนา ไม่ว่าด้วยวิธีการใด ๆ แมนต้ายินดีที่จะเปิดเผยข้อมูลเหล่านี้อย่างเสรี หากคุณนำไปเพื่อปรับปรุงหรือสร้างขึ้นใหม่
หรือศึกษาด้วยตนเอง โดยไม่นำข้อมูลต่อไปนี้จัดพิมพ์หรือคัดลอกเป็นรายงานผลการทดลอง
[tab]คุณยอมรับว่าคุณจะไม่เผยแพร่ข้อมูลต่อไปนี้โดยไม่ได้รับอนุญาต
[tab]คุณยอมรับว่าคุณเข้าถึงข้อมูลต่อไปนี้โดยสมัครใจและยอมรับความเสียหายที่อาจเกิดขึ้น ด้วยตนเอง แมนต้าจะไม่รับผิดชอบความเสียหายที่อาจเกิดกับชีวิตและทรัพย์สินของคุณ[\license]
[errata]เอกสารนี้แมนต้ายังไม่ได้ตรวจทาน
หากเขียนผิดตรงไหนกรุณาช่วยแจ้งกลับมายังแมนต้าด้วย

อนึ่งการทดลองนี้ แมนต้าออกแบบในเชิงที่ให้ผู้อื่นเข้าใจได้ง่าย ลดความซับซ้อนของวงจร ดังนั้นประสิทธิภาพของวงจรอาจลดลง (จำนวน State ใน ASM Chart มีมาก) และอาจใช้ทรัพยากร (จำนวน Gate) มากขึ้นตามไปด้วย[\errata]
[rights]c-opiable,p-rintable[\rights]