[allow]
[lastbuild]2[\lastbuild]
[redirect]ftp://poseidon.cp.eng.chula.ac.th/NEW[\redirect]

[list]CP35 Stockpile|http://35.cpstockpile.com/index.php|Algorithm Design »|AD|Hardware Synthesis »|HW|Digital Computer Logic »|DL|Computer Architecture »|CA|Operating System »|OS|Digital Design »|DV[\list]

[list:AD]Manta's Lab Solutions|http://www.mediafire.com/?d1aavm3lmzpwp37|Intro to Algor (CLRS)|http://www.mediafire.com/?cyqx6qxyjz7e01r|Old Exams|http://www.mediafire.com/?3iggrua0rx5zyu6[\list:AD]

[list:HW]HW SYN Report 1|ftp://poseidon.cp.eng.chula.ac.th/HW1|HW SYN Report 2|ftp://poseidon.cp.eng.chula.ac.th/HW2|HW SYN Report 3|ftp://poseidon.cp.eng.chula.ac.th/HW3|HW SYN Report 4|ftp://poseidon.cp.eng.chula.ac.th/HW4|HW SYN Report 5|ftp://poseidon.cp.eng.chula.ac.th/HW5[\list:HW]

[list:DL]Video Contents »|DLCLIP|DIG LOGIC Report 1|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 2|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 3|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 4|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 5|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 6|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 7|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 8|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 9|http://www.mediafire.com/?nmln2u2dl3w|DIG LOGIC Report 10|http://www.mediafire.com/?nmln2u2dl3w[\list:DL]

[list:DV]Video Contents »|DVCLIP|Verilog 1|ftp://poseidon.cp.eng.chula.ac.th/DV1.xps|Verilog 2|ftp://poseidon.cp.eng.chula.ac.th/DV2.xps|Verilog 3|ftp://poseidon.cp.eng.chula.ac.th/DV3.xps|Verilog 4|ftp://poseidon.cp.eng.chula.ac.th/DV4.xps|Verilog 5|ftp://poseidon.cp.eng.chula.ac.th/DV5.xps|Verilog 7|ftp://poseidon.cp.eng.chula.ac.th/DV7.xps|AVR 1|ftp://poseidon.cp.eng.chula.ac.th/AVR1.xps|AVR 2|ftp://poseidon.cp.eng.chula.ac.th/AVR2.xps|AVR Techniques|ftp://poseidon.cp.eng.chula.ac.th/AVRTech.xps|Midterm Exam|ftp://poseidon.cp.eng.chula.ac.th/DV_MIDEX.xps[\list:DV]

[list:DVCLIP]AVR Clip 1|http://www.mediafire.com/?e8d9ed5ccdx3d|AVR Clip 2|*http://www.mediafire.com/?zrdcqfu34455c23[\list:DVCLIP]

[list:DLCLIP]Logic 6|http://www.mediafire.com/?jfd1karzbqdrn|Logic 8|http://www.mediafire.com/?5k3mgjna5pu3f|Logic 9|http://www.mediafire.com/?g75hcu6r2wp15|ASM|http://www.mediafire.com/?wy0icvdg4rojc[\list:DLCLIP]

[list:CA]COM ORG|http://www.mediafire.com/?ji2nfqgmqjj|COM ARCH (RC2)|http://www.mediafire.com/?qh7brtkbjb0u0t8[\list:CA]

[list:OS]OS Report 2|http://www.mediafire.com/?jyjqmydzqlh|OS Report 3|http://www.mediafire.com/?1hczy3spc2k82sk|OS Report 4|http://www.mediafire.com/?bue3cur3yzciez6|OS Report 5|http://www.mediafire.com/?0py0qhr3tjhu2da|OS Report 6|http://www.mediafire.com/?0av2jyv9uzo7vp1|OS Report 7|http://www.mediafire.com/?cg3y93qrzjg956a|OS Report 8|ftp://poseidon.cp.eng.chula.ac.th/OS_Report_8.xps|OS Report 9|ftp://poseidon.cp.eng.chula.ac.th/OS_Report_9.xps|OS Project 1|ftp://poseidon.cp.eng.chula.ac.th/ProjectOS1.xps|UNIX Proficiency Test|http://www.mediafire.com/?pj9cgl5bjkq7j5v[\list:OS]

[notice]พี่แอบเปิดสถิติการเข้าใช้ Decoder ดูพบว่าช่วงเปิดเทอมที่ผ่านมา
มีคนเข้ามาดูเป็นจำนวนหนึ่ง รู้สึกปลื้มเล็ก ๆ แต่อีกหน่อยคงจะเอา
Material ทั้งหลายของพี่ไปรวมกับ CPBlog แล้วละครับ (ตามที่ได้ดู Teaser ในงานโอเลี้ยง CP37 นะครับ)
แมนต้า - 28 ก.ค. 2554
[\notice]

[notice:HW]รายงานผลการทดลอง Hardware Synthesis Laboratory[\notice:HW]

[notice:DL]รายงานผลการทดลอง Digital Computer Logic Laboratory
แมนต้าได้คะแนนรวมรายงานผลการทดลองสูงที่สุดในหมู่ชาว CP35
[\notice:DL]

[notice:DV]รายงานผลการทดลอง Digital Design and Verification
Verilog Lab 4 ได้ 9.5 จาก 10 คะแนน
นอกนั้นได้ 10 จาก 10 คะแนน
[\notice:DV]

[notice:DLCLIP]หัวข้อในแต่ละ Clip
Logic 6 - Sequential Logic Design
Logic 8 - Finite State Machine Design
Logic 9 - State Reduction
ASM - Algorithmic State Machines

ไฟล์ทั้งหมดอยู่บน mediafire.com ซึ่งสามารถใช้โปรแกรมช่วย ดาวน์โหลดอย่าง Internet Download Manager (IDM) ได้[\notice:DLCLIP]

[notice:DVCLIP]คลิป 1 ความยาว 2 ชั่วโมง 50 นาที
- Assembly Programming
- Bidirectional I/O Port
- Instruction Cycle

คลิป 2 ความยาว 1 ชั่วโมง 40 นาที
- Timer/Counter0 Configurations
- Interrupt Handler
- Sound Synthesiser
- EEPROM as Data Memory
[\notice:DVCLIP]

[notice:CA][tab]สรุปเนื้อหา Computer Organization ต่อไปนี้ยังไม่สมบูรณ์
ส่วนที่เป็น ** หมายถึงเนื้อหายังขาดรายละเอียดหรือยังเขียนไม่เสร็จ
อันเนื่องมาจากแมนต้าเขียนต่อไม่จบ แล้วก็ขี้เกียจเขียนต่อแล้วครับ
[\notice:CA]

[notice:AD][tab]สำหรับ Lab Algor นั้นพี่เก็บไว้เพียงครึ่งเดียวเท่านั้น
เอาไว้ใช้ดูเป็นแนวทางนะครับ ทำไม่ได้จริง ๆ ค่อยเปิด(ลอก) ฮ่า ๆ
[\notice:AD]